.. 3.10
   
Diviseur d’horloge
------------------

**Objectif**

Étudier un diviseur d’horloge, à l’aide d’une bascule D (famille TTL,
7474).

**Procédure**

.. image:: schematics/clock-divider.svg
	   :width: 300px

-  Activer A1 et A2, Régler leurs calibres à 8 V
-  Régler SQ1 à 500 Hz

**Discussion**

La sortie est basculée à chaque front montant sur l’entrée, si bien que
la fréquence est divisée par deux. Le signal de sortie est un signal
carré symétrique, même si le signal d’entrée a un rapport cyclique
différent. La tension de sortie HAUTE d’un circuit intégré TTL est
proche de 4 V seulement.

+-------------------------------------------------------------------------+
|.. image:: pics/clock-divider.png                                        |
|	   :width: 300px                                                  |
|.. image:: pics/clock-divider2.png                                       |
|	   :width: 300px                                                  |
+-------------------------------------------------------------------------+
|Figure 3.1 Un circuit diviseur d’horloge, à l’aide d’une bascule D. Les  |
|sorties pour deux types différents de signal d’entrée sont montrées      |
+-------------------------------------------------------------------------+

